麻省理工Jeehwan Kim课题组–先进电子器件三维/二维异质结构的混合维集成

本研究全面回顾了3D-on-2D掺入策略的最新进展,包括直接生长到基于层转移的方法以及从非外延到外延的集成方法。技术进步和障碍进行了严格的讨论,以探索最佳的,但可行的,整合策略的三维对二维异质结构。最后,展望了混合维集成过程,确定了最新技术中的关键挑战,并提出了未来创新的潜在机遇。

二维(2D)材料由于具有超高载流子迁移率、优越的机械柔性和特殊的光学特性等下一代电子学所需的特殊性能而受到广泛关注。尽管其潜力巨大,但实验室到晶圆厂过渡的主要技术难点之一在于二维材料与经典材料系统(通常由三维(3D)材料组成)的无缝集成。由于二维表面的自钝化性质,在二维材料上形成三维材料异质结构(3D-on-2D)时,获得定义良好的界面尤其具有挑战性。在这里,本研究全面回顾了3D-on-2D掺入策略的最新进展,包括直接生长到基于层转移的方法以及从非外延到外延的集成方法。技术进步和障碍进行了严格的讨论,以探索最佳的,但可行的,整合策略的三维对二维异质结构。最后,展望了混合维集成过程,确定了最新技术中的关键挑战,并提出了未来创新的潜在机遇。

麻省理工Jeehwan Kim课题组--先进电子器件三维/二维异质结构的混合维集成

图1. 3D-on-2D集成示意图。

麻省理工Jeehwan Kim课题组--先进电子器件三维/二维异质结构的混合维集成

图2. 二维材料上电介质层的原子层沉积。(a) 原始石墨烯的Al2O3薄膜形成显示在边缘成核。(b,c)使用(b)臭氧和(c)前驱体对石墨烯进行表面处理以增强Al2O3成核。

麻省理工Jeehwan Kim课题组--先进电子器件三维/二维异质结构的混合维集成

图3. 3D高κ绝缘体和3D电极在2D材料上的集成。(a,b)使用(a)PTCDA和(b)用于高κ晶体管的Sb2O3种子层的TMD上的ALD HfO2。(c,d)使用(c)冷却蒸发和(d)2D半金属缓冲层形成3D电极。

麻省理工Jeehwan Kim课题组--先进电子器件三维/二维异质结构的混合维集成

图4. (a) 独立式STO膜生成工艺示意图。(b) SiO2/Si衬底上STO/MoS2叠层的光学图像。插图显示了初始MoS2薄片的光学图像。比例尺,10μm。(c) STO/MoS2叠层的横截面高角度环形暗场(HAADF)扫描透射电子显微镜(STEM)图像。比例尺,2 nm。(d) BTO/2ML-MoS2的HAADF-STEM图像。(e) 基于LSMO/MoS2叠层的器件光学成像。(f) β-Ga2O3/石墨烯垂直装置示意图。(g)SRO/STO衬底上生长的PMN-PT薄膜(左)、剥落的独立PMN-PT膜(右上)和PMN-PT膜剥落后剩余的SRO/STO衬底的照片(右下)。比例尺,2 mm.(h)使用Ti(30 nm)/Ni(3μm)金属应力源层的剥落PMN-PT膜的横截面透射电子显微镜(TEM)图像。(i) 2ML石墨烯辅助外延层转移:剥离100 nm厚STO(左)、CFO(中)和YIG(右)膜的示意图(左)、照片(右上)和电子背散射衍射图(右下)。

麻省理工Jeehwan Kim课题组--先进电子器件三维/二维异质结构的混合维集成

图5. (a) 柔性PbZr0.2Ti0.8O3(PZT)薄膜vdW的残余极化、饱和极化和矫顽场与弯曲半径的关系。(b) 弯曲模式下BiFeO3(BFO)–CFO纳米复合材料在云母上的M–H环。(c) d33(顶部)和αME(底部)与所选BFO柱的弯曲半径(有无外加磁场)。(d) 使用涂有柔性聚对苯二甲酸乙二醇酯(PET)基板的粘性粘合层的α-MoO3/CFO/Au堆叠剥离工艺示意图。(e) 剥落的α-MoO3/CFO/Au叠层的横截面低倍(左)和高分辨率(右)TEM图像。(f) Al2O3衬底上VO2薄膜的高分辨率TEM图像与快速傅立叶逆变换(FFT)晶格条纹重叠(左)和(右)石墨烯夹层。顶面板用线条展示了VO2薄膜和Al2O3衬底之间扩大的晶格排列。右图插图显示了直接生长在Al2O3衬底上的VO2薄膜中形成的位错。(g) 用DFT方法模拟了ZnO/1ML-MoS2/ZnO的原子构型和电荷密度分布。(h) ZnO/1ML-MoS2/ZnO纳米棒异质结构的TEM示意图和横截面图。(i) ZnO/1ML-MoS2/ZnO纳米棒异质结构的室温阴极发光(CL)光谱。

麻省理工Jeehwan Kim课题组--先进电子器件三维/二维异质结构的混合维集成

图6.通过天然氧化物进行3D-on-2D集成。(a) 使用氧气等离子体氧化的HfO2/HfSe2堆栈制造工艺示意图。(b) HfO2/HfSe2异质结构的FFT图形(左面板)和STEM图像(右面板)。(c) 用电导法从HfO2/HfSe2 MOS电容器的电导-电压曲线中提取界面电荷陷阱密度(Dit≈5.7×1010 cm–2 eV–1,频率为1 kHz)。

麻省理工Jeehwan Kim课题组--先进电子器件三维/二维异质结构的混合维集成

图7. 通过图层传输进行3D-on-2D集成。(a,b)基于PVA牺牲层和ALD工艺的晶圆级高κ电介质转移示意图(a)和光学图像(b)。(c) 研究了100个背栅MoS2晶体管的Ids–Vg转移特性。(d,e)MoS2顶部转移的Au电极的横截面示意图和TEM图像,具有原子锐利和干净的金属-半导体界面。(f) 不同金属功函数的金属-半导体结的肖特基势垒高度。(g) 石墨烯辅助金属转移印花工艺示意图。(h) 金图案转移到4英寸SiO2晶圆上的照片。(i) 10×10背栅FET器件的电流通断比映射。

相关研究成果由麻省理工Jeehwan Kim课题组2024年发表在Nano Letters (链接:https://doi.org/10.1021/acs.nanolett.4c02663)上。原文:Mixed-Dimensional Integration of 3D-on-2D Heterostructures for Advanced Electronics

本文来自石墨烯研究,本文观点不代表石墨烯网立场,转载请联系原作者。

(0)
吉仓纳米吉仓纳米
上一篇 2024年8月9日 11:22
下一篇 2024年8月9日 12:21

相关推荐

发表回复

登录后才能评论
客服

电话:134 0537 7819
邮箱:87760537@qq.com

返回顶部