超大规模晶体管,在下一代电子设备的开发中具有重要意义。尽管已经报道了原子薄的二硫化钼 molybdenum disulfide(MoS2)晶体管,但栅极长度低于1nm器件制造,一直极具挑战性。
今日,清华大学集成电路学院任天令/田禾团队Fan Wu(一作)在Nature上发文,报道了使用石墨烯层的边缘作为栅电极,演示了具有原子薄沟道和亚1nm物理栅极长度的侧壁MoS2晶体管side-wall MoS2 transistors。该方法通过化学气相沉积生长的大面积石墨烯和MoS2薄膜,用于在2英寸晶片上制造侧壁晶体管。这些器件开/关比高达1.02×105,亚阈值摆幅subthreshold swing values 低至117mVdec–1。模拟结果表明,MoS2侧壁有效沟道长度,在开态时接近0.34nm,在关态时接近4.54nm。这项工作可以促进摩尔定律的缩小下一代电子产品的晶体管。
Vertical MoS2 transistors with sub-1-nm gate lengths
栅极长度小于1nm的垂直MoS2晶体管
图1:0.34nm LG晶体管与其他典型结构晶体管比较。
图2:0.34nm栅长的侧壁单层MoS2晶体管器件结构和表征。
图3:0.34nm栅长侧墙晶体管的电学特性。
图4:TCAD仿真结果和基准。
二维材料,有望使得电子设备缩小到原子水平。过渡金属硫化物transition metal dichalcogenides TMDCs表现出良好的抗短沟道效应Short Channel effectsSCEs性能,而石墨烯具有高电导率和超薄厚度。
在该项研究工作中,MoS2和石墨烯边缘分别充当沟道和栅极,这使得能够实现0.34nm栅长的侧壁晶体管。侧壁结构有效地利用了石墨烯的天然超薄厚度,并显示出晶片级生产。开/关比和亚阈值摆幅subthreshold swing,SS值可分别达到1.02×105和117mVdec−1。减小有效的氧化层厚度effective oxide thickness,EOT、减小沟道长度、改善MoS2薄膜质量以及开发与MoS2理想接触是进一步提高性能的关键。为此,这项工作提供了,对缩小晶体管尺寸,以接近物理极限的深入了解,并为1nm以下的下一代电子器件带来了曙光。
文献链接:https://www.nature.com/articles/s41586-021-04323-3
DOI: https://doi.org/10.1038/s41586-021-04323-3
本文译自Nature。
本文来自今日新材料,本文观点不代表石墨烯网立场,转载请联系原作者。