Infomat：量身定制范德华异质结的能带，用于多级存储和人工突触

研究背景

在人工智能时代，传统的冯诺依曼计算架构对现代计算机系统提出了挑战，因为物理分离的处理和存储单元导致计算速度有限且能耗高。因此，必须探索新的计算原理，以满足不同数据密集型应用的需求。受人脑启发，神经形态计算在复杂的学习、识别、感知和记忆功能方面具有高速计算、高容错和超低功耗等优点，是缓解现有计算瓶颈的一种有前景的替代方案。在神经形态计算系统中，人工突触作为一类基本功能组件，通过突触权重更新在两个神经元之间的信息传递中发挥着重要作用。已经对基于两端电阻存储器件的人工突触进行了广泛的研究。此类器件由于其简单的两端结构和低开关电压具有高集成密度和低能耗的优点。然而，由于读取和写入的单个共享端，破坏性的权重更新是不可避免的。最近，三端突触器件因其无损的权重更新行为而引起了相当大的关注，这得益于完全分离的读（漏极）和写（栅极）端。这些具有电荷存储功能的三端器件已经在基于二维(2D)材料范德华异质结(vdWH)的非易失性电子或光电存储器领域得到广泛研究，然而，这些器件的高工作电压仍然限制了它们在低能耗存储器和人工突触中的应用。

成果介绍

有鉴于此，近日，新加坡国立大学陈伟教授团队展示了一种基于SnS₂、h-BN和少层石墨烯vdWH的三端浮栅器件。SnS₂的大电子亲和力通过降低h-BN上的空穴注入势垒来显著降低器件的编程电压。本文的浮栅器件作为一种非易失性多级电子存储器，具有大的开/关电流比(~10⁵)、良好的保留性（超过10⁴ s）和稳健的耐久性（超过1000次循环）。此外，它可以作为人工突触来模拟基本的突触功能。由于编程电压小，可以实现低至~7 pJ的低能耗。长时程增强和抑制(LTP/LTD)中的高线性度(<1)和电导比(~80)进一步有助于人工神经网络模拟中的高模式识别精度(~90%)。本文提出的能带工程设计策略有望促进节能存储和神经形态器件的未来发展。文章以“< span=””>Band-tailored van der Waals heterostructure for multilevel memory and artificial synapse”为题发表在著名期刊Infomat上。

图文导读

图1. vdWH的表征及其多级存储行为。（A）SiO₂/Si衬底上FLG/h-BN/SnS₂浮栅器件的示意图，控制栅极(V_CG)施加在Si背栅上。（B）vdWH的AFM图像。（C）FLG/h-BN/SnS₂的平带能带图。（D）V_CG在±10～±50 V范围内时浮栅器件的转移特性。（E）存储窗口和存储窗口比与不同V_CG,MAX的关系。（F）不同存储状态下读取电流的变化。（G）不同存储状态的保留测试。（H）耐久性测试。

制造的vdWH浮栅器件由FLG、h-BN和SnS₂薄片组成，如图1A所示。图1B显示了vdWH的AFM图像，没有观察到气泡或褶皱，表明了vdWH的高质量。图1C给出了FLG/h-BN/SnS₂浮栅器件的平带能带图。由于SnS₂的高功函数（~5.1 eV）和价带边缘（~7 eV），与大电子注入相比，在SnS₂和h-BN之间形成了一个小的空穴注入势垒。此外，由于h-BN的小电子亲和力（~2 eV）和大带隙（~5.8 eV），在与其他半导体材料结合时也容易发生空穴输运。

SnS₂基浮栅器件的传输特性如图1D所示。如箭头所示，更大的V_CG扫描范围可以获得更宽的迟滞窗口。特别是，由于浮栅器件中空穴的小注入势垒，当V_CG扫描范围降低到10 V以下时，仍然可以保留明显的迟滞。此外，在V_CG扫描中观察到V_th的双向移动，表明了FLG在俘获和去除空穴中的双重作用。因此，考虑到SnS₂和h-BN之间的大电子注入势垒，该浮栅器件中的电荷俘获过程主要基于空穴输运。存储窗口(ΔV_th)由截止和导通状态的V_th差定义，在图1E中绘制为V_CG,MAX的函数，表明ΔV_th随V_CG,MAX线性增加，这与渐进式电荷捕获过程一致。此外，存储窗口比也随着V_CG,MAX增加而增加。对于超过30 V的V_CG,MAX，该比值可以大于80%，远高于类似器件结构。图1F给出了通过调节编程栅极电压脉冲(V_CG-P)的幅度，浮栅器件的动态多级存储行为。当施加负V_CG-P，空穴在FLG中积累以引起V_th的负偏移，定义了编程状态。相反，当V_CG-P为正时，空穴被驱回SnS₂沟道，FLG处于空穴稀缺状态，从而导致V_th发生正偏移，产生擦除状态。由于这种独特浮栅器件中的小空穴注入势垒，因此该器件可以在小V_CG-P（小于10 V）下编程为不同的存储状态。基于保留和循环编程/擦除耐久性测试研究了V_CG控制的多级电子存储的可靠性。图1G显示了不同存储状态下10³ s内的可靠保留特性。此外，当耐久性测试扩展到1000次循环时，保持了~10⁵的大开/关电流比，证明了器件的稳健性（图1H）。

图2. 浮栅存储器的工作机制。（A）在具有线性标度的正区域中，转移电流与V_b的关系。（B）在正V_b区域中ln(I)与V_b^1/2。（C）正V_b区域中的FN图。（D）器件在不同负V_CG条件下的能带图。（E）具有温度和V_CG-P依赖性的多级状态的存储电流成像。

为了深入了解浮栅器件中的电荷输运特性，使用另一个对照器件直接测量了跨相同厚度（~14 nm）h-BN上的输运电流，如图2A所示。在这种情况下，在底部FLG接地的同时向顶部SnS₂薄片施加偏置(V_b)来监测输运电流。对于V_b在V_th范围内的扫描，电流随着V_b增加而缓慢增加，保持一个小而稳定的电流水平。然而，当V_b继续增加并超过V_th时，电流在两个V_b扫描方向上增加得更快。这种现象表明不同的输运机制在不同的电压区域占主导地位。接下来，以正V_b区域的监测电流为例，进一步研究特定的输运机制。图2B给出了正V_b区域中ln(I)与V_b^1/2的关系。ln(I)与V_b^1/2成正比，具有由Richardson-Schottky(RS)模型（区域I）描述的正斜率，表明为热电子发射(TE)过程。当V_b越过V_th（区域II）时，Fowler-Nordheim(FN)隧穿在大电压区域逐渐占主导地位，FN图中出现负线性斜率证实了这一点，如图2C所示。图2D中描绘了不同负V_CG区域的能带图，以阐明存储器件的编程过程。在这种特定的能带排列中，SnS₂和h-BN价带边缘之间的小能量差促进了该垂直结中的有效空穴输运。对于V_CG=0 V，内部电场是基于SnS₂和FLG之间的初始功函数差建立的。当V_CG在小的负电压区域（区域I：V_b<v< span=””>_th）中扫描时，在场增强热激发的辅助下，空穴可以通过梯形势垒从SnS₂转移到FLG。随后，随着V_CG增加到大电压区域（区域II：V_b>V_th），该梯形势垒演变为更窄的三角形，通过FN隧穿促进了电流的显著增加。考虑到该存储器中的多级存储状态可以在低V_CG-P下编程，可以得出结论，工作机制主要来自通过场增强热电子激发穿过这些特定材料形成的小注入势垒的空穴输运。</v<>

为了进一步确认该电子存储器中低V_CG-P的主要输运机制，在不同温度下进行了存储器编程过程，如图2E中的存储电流成像所示。很明显，存储电流很大程度上取决于温度和施加的V_CG-P。通过在低温区域(<300 k)下施加小V_CG-P(<-8 V)，存储电流表现出较弱的温度和V_CG-P依赖行为，揭示了隧穿主导机制。由于在这种情况下形成梯形势垒，直接隧穿在该过程中占主导地位。相比之下，对于超过300 k的温度，可以观察到增强的温度依赖性电流变化行为，对应于TE过程。此外，即使温度低于300 k，存储电流在大V_CG-P条件（>-8 V）下也与温度表现出更强的依赖性，清楚地证明了场增强的TE特性。

图3. 通过浮栅器件模拟突触特征。（A）生物突触和相应浮栅人工突触器件的示意图。（B）通过施加不同幅度V_CG-P生成的EPSC。（C）固定V_CG-P=-7 V在不同P_width下突触权重的变化。（D）提取的PPF指数与尖峰时间间隔Δt的关系。（E）器件的SRDP。（F）由N个突触前尖峰刺激的PSC与时间的关系。（G）PSC的保留特性。（H）在多个不同幅度的连续VCG-P下监测PSC。

模拟记忆特性是人工突触器件中实现高效神经网络系统的基本功能。受浮栅器件中低编程栅极调制存储特性的启发，进一步研究了其模拟突触行为的能力。在生物突触中，前突触可以在适当的刺激下释放兴奋性或抑制性神经递质，这些神经递质可以与突触后的受体结合，从而产生EPSC/IPSC来完成信号传输（图3A）。相应地，这个过程可以通过浮栅器件中栅极脉冲调制的电荷输运行为进行类比，其中来自控制栅极（Si背栅）的电学脉冲被认为是触发半导体SnS₂沟道中突触后电流(PSC)的输入尖峰。图3B显示了通过施加幅度从-6到-10 V的不同突触前V_CG-P的EPSC响应。所有记录的PSC在施加负V_CG-P后立即增加，然后逐渐衰减。如图3C所示，突触权重与P_width呈线性关系，展示出渐进式电荷俘获过程。此外，由于电荷俘获过程受低编程栅极电压的调节，因此可以实现~7 pJ的低能耗，这为其在节能神经形态计算系统中的应用提供了可能性。

在单脉冲突触模拟之后，多个脉冲被施加到器件上以模拟复杂的突触行为。PPF是STP中的一个重要角色，可以通过用两个相同时间间隔为Δt的脉冲刺激器件来模拟。如图3D所示，施加短Δt的两个连续脉冲可以引起高度放大的EPSC响应。放大后的EPSC响应随着Δt的增加呈指数衰减，可以通过计算不同Δt值下的PPF指数来定量评估。图3E显示了突触器件的SRDP，其中SRDP指数与刺激频率成正比。这一现象表明，频率较高的脉冲组可以加强突触前和突触后的相关性，从而产生更强的兴奋作用。除了突触前脉冲频率，不同数量的连续脉冲也表现出不同的EPSC反应（图3F和G）。与施加单个小幅度V_CG-P（-6 V）时，EPSC迅速下降到初始值的情况不同，EPSC随着时间推移表现出非常缓慢的衰减，并最终在500 s后稳定在某个电流水平。因此，STP到长时程可塑性转变也可以通过增加脉冲数来模拟，这可以归因于多次脉冲后FLG中俘获的大量残余电荷。一般来说，从STP到长时程可塑性的转变可以通过增加这个突触器件中的脉冲幅度、宽度、频率和脉冲数或它们的协同效应来实现。此外，施加不同幅度的连续电压脉冲来研究突触器件的动态增强和抑制。在图3H中，PSC通过改变25个脉冲序列集的幅度显示出逐步增加和随后减少的行为。这些不同的PSC响应证明了器件调制可塑性的良好灵活性，分别对应于SnS₂半导体和FLG之间电荷载流子的持续编程和擦除操作。

图4. 人工突触的工作稳定性。（A）突触器件的LTP/LTD特性。（B）|NL|和NS_eff与脉冲数的关系图。（C）规则(PPPDDD)和随机(PPDPDD、PDPPDD和PPDDPD)脉冲集的重叠PSC图。（D）规则和随机脉冲集的第一个和第20个循环中的重叠PSC图。

一些重要的指标，例如线性电导调制、高G_max/G_min比和数据水平，以及低周期间/器件间的变化，对于实现具有高学习精度的高效人工神经网络至关重要。图4A显示了在施加10到100的不同脉冲数下突触器件的五个周期PSC响应，测得的LTP/LTD曲线表现出高度稳定且可重复的特性。此外，还评估了不同脉冲数下的非线性度(|NL|)和有效状态数(NS_eff)，以更定量地研究突触特征。图4B显示了|NL|和NS_eff的值与具有不同脉冲数的脉冲集的关系，其中突触器件表现出线性权重更新行为，对于所有脉冲集|NL|<2以及大ns< span=””>_eff值。此外，当施加的脉冲数小于50时，NS_eff与脉冲数呈近似线性关系。然而，次线性关系通过进一步增加脉冲数占主导地位，这主要是由于在这种情况下电压阶跃较小。还研究了在施加不同脉冲组（规则或随机脉冲组）下器件PSC的变化。图4C显示了这四个不同脉冲集下的重叠PSC，其中规则和随机脉冲条件之间的PSC状态彼此近似重叠。为了评估PSC变化，图4D分别显示了规则和随机脉冲条件下PSC图的第一个和最后一个周期。这两个周期之间可以忽略不计的变化表明在不同的脉冲集下权重更新行为稳定。

图5. 人工突触模式识别的ANN模拟。（A）器件在50次增强和50次抑制脉冲下的归一化LTP/LTD特性。（B）LTP/LTD曲线的周期间变化。（C）50个LTP/LTD循环的G_max/G_min、|NL|和NS_eff图。（D）ANN的示意图。（E）与具有近线性更新的理想模拟器相比，MLP模拟器的识别精度。（F）随着学习周期增加，具有不同突触权重更新的映射图像。

循环耐久测试中的低可变性是一个重要参数，因为大的循环可变性对训练和识别过程具有负面影响。因此，将测量周期数扩展到50，并在每个周期中分别施加50个增强和抑制脉冲。图5A显示了50个增强和抑制脉冲下的归一化LTP/LTD特性。不同循环下的LTP/LTD特性如图5B所示，计算出的循环间变化为8%。此外，在这些循环中提取的|NL|、NS_eff和G_max/G_min也总结在图5C中，对于所有测量周期保持了低|NL|(<1)、大ns< span=””>_eff(~47)和高G_max/G_min(~80)。此外，基于两层多层感知器(MLP)模拟器和本文的突触器件，构建了一个手写ANN来模拟来自MNIST数据集的学习数字。MLP模拟器包含400个输入神经元、200个隐藏神经元和10个输出神经元，具有伪交叉阵列硬件架构（图5D），其中400个输入神经元与大小为20×20像素的输入图像重合,10个输出神经元对应10个数字(0-9)。在模拟中，由于高G_max/G_min比（~80）和出色的|NL|（LTP为0.7，LTD为0.8），MLP模拟器在120个学习周期后实现了高识别精度（90%），与理想基于硬件的突触器件中93.93%的识别精度相当（图5E）。如图5F所示，在经历了更多的学习周期后，输出信号变得更加清晰和可区分。因此，这种SnS₂基浮栅器件中灵活的电荷俘获过程有助于多重电导调制和高识别精度，可与大多数三端晶体管相媲美甚至更优。

总结与展望

本文通过能带工程报道了一种由FLG/h-BN/SnS₂组成的三端浮栅器件。SnS₂和h-BN的选择有助于为从SnS₂穿过h-BN到FLG的空穴形成小的注入势垒。得益于如此小的势垒，基于浮栅的存储器件可以在低编程电压下被编程为多级存储状态。这些状态还表现出长期保留和良好的耐久特性。当以减小的P_width施加编程电压时，还在该浮栅器件中模拟了基本的突触功能。此外，由于编程电压低，能耗可以降低到pJ量级。在LTP/LTD测量中，获得了高线性度和电导率，这进一步保证了ANN模拟中出色的模式识别精度。这些结果阐明了这种三端浮栅器件可以用于构建节能的神经形态计算系统。

文献信息

Band-tailored van der Waals heterostructure for multilevel memory and artificial synapse

(Infomat, 2021, DOI:10.1002/inf2.12230)

文献链接：https://onlinelibrary.wiley.com/doi/10.1002/inf2.12230